一、内存卡是谁发明的

1、桀冈富士雄：英文名Fujio Masuoka，出生于1943年，日本人，闪存的发明者。在任东芝公司生产线中层管理人员时，即一心要发明能象软磁盘那样可插取、具有“磁带”存储功能的存储器。

2、桀冈富士雄于1971年加入东芝公司。大约在1984年，桀冈富士雄发明了一种独特的存储器件，鉴于桀冈的业绩，东芝拟提拔他担任公司高技术职务，但桀冈拒绝接受，并于1994年出任东北大学电气通信研究所教授，进一步研究闪存技术。2002年，桀冈作为“闪存之父”入选世界知名商业杂志《福布斯》国际版封面人物。

3、桀冈富士雄发明的闪存是世界上被广泛用于数码相机、手机、汽车、洗衣机等电器的必要存储装置。具有只读存储器(ROM)、随机存取存储器(RAM)和电可擦除的优点，读存储器(EEPROM)器件的理想特征。

4、与RAM和EEPROM一样，可以对这些新颖的器件或同类的ROM进行写、擦除和重写数据的*作，器件能将可恢复的静态数据保存几乎无限长时间。此外，与RAM和ROM相比，桀冈富士雄的存储器容量容易提高。与ROM和EEPROM相比，该芯片能长时期存储数据，不需要备份电池或外部电源。

5、参考资料来源：百度百科-桀冈富士雄

二、内存条的发展经历了哪几代

内存条的发展经历了4代，分别是DDR1、DDR2、DDR3、和DDR4。

DDR=Double Data Rate双倍速内存。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。

与 SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它答应在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准 SDRA的两倍。

从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。

DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频率，但是由于DDR内存可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频率的两倍。

DDR2/DDR II（Double Data Rate 2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4**t数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。

此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从第一代应用到个人电脑的 DDR200经过DDR266、DDR333到今天的双通道DDR400技术，第一代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。

在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和 DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样 100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。

这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。

DDR2内存技术大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。

DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。

DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。

除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。

1.OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。

2.ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证佳的信号波形。使用DDR2不但可以降低主板成本，还得到了佳的信号品质，这是DDR不能比拟的。

3.Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS*作中，CAS信号（读写/命令）能够**到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。

早在2002年6月28日，JEDEC就公布开始开发DDR3内存标准，但从目前的情况来看，DDR2才刚开始普及，DDR3标准更是连影也没见到。不过目前已经有众多厂商拿出了自己的DDR3解决方案，纷纷公布成功开发出了DDR3内存芯片，从中我们仿佛能感觉到DDR3临近的脚步。而从已经有芯片可以生产出来这一点来看，DDR3的标准设计工作也已经接近尾声。

半导体市场调查机构iSuppli猜测DDR3内存将会在2008年替代DDR2成为市场上的主流产品，iSuppli认为在那个时候DDR3的市场份额将达到55%。不过，就具体的设计来看，DDR3与DDR2的基础架构并没有本质的不同。从某种角度讲，DDR3是为了解决DDR2发展所面临的限制而催生的产物。

针对Intel新型芯片的一代内存技术（但目前主要用于显卡内存），频率在800M以上，和DDR2相比优势如下：

(1)功耗和发热量较小：吸取了DDR2的教训，在控制成本的基础上减小了能耗和发热量，使得DDR3更易于被用户和厂家接受。

(2)工作频率更高：由于能耗降低，DDR3可实现更高的工作频率，在一定程度弥补了延迟时间较长的缺点，同时还可作为显卡的卖点之一，这在搭配DDR3显存的显卡上已有所表现。

(3)降低显卡整体成本：DDR2显存颗粒规格多为4M X 32**t，搭配中高端显卡常用的128MB显存便需8颗。而DDR3显存规格多为8M X 32**t，单颗颗粒容量较大，4颗即可构成128MB显存。如此一来，显卡PCB面积可减小，成本得以有效控制，此外，颗粒数减少后，显存功耗也能进一步降低。

(4)通用性好：相对于DDR变更到DDR2，DDR3对DDR2的兼容性更好。由于针脚、封装等要害特性不变，搭配DDR2的显示核心和公版设计的显卡稍加修改便能采用DDR3显存，这对厂商降低成本大有好处。

目前，DDR3显存在新出的大多数中高端显卡上得到了广泛的应用。

一、DDR3在DDR2基础上采用的新型设计：

1．8**t预取设计，而DDR2为4**t预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。

2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。

3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。

4.逻辑Bank数量改变。DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了预备。

5.封装方式改变。DDR3由于新增了一些功能，所以在引脚方面会有所增加，8**t芯片采用78球FBGA封装，16**t芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。

二、DDR3与DDR2几个主要的不同之处：

1.突发长度（Burst Length，BL）

由于DDR3的预取为8**t，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4**t Burst Chop（突发突变）模式，即由一个BL=4的读取*作加上一个BL=4的写入*作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断*作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4**t顺序突发）。

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在 5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外， DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

重置是DDR3新增的一项重要功能，并为此专门预备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使 DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有*作，并切换至少量活动状态，以节约电力。

在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到节省电力的目的。

ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用 512个时钟周期，在退出自刷新*作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

6.点对点连接（Point-to-Point，P2P）

这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个要害区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to- two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本

电脑）、FB-DIMM2（服务器）之分，其中第二代FB- DIMM将采用规格更高的AMB2（高级内存缓冲器）。

面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面 DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

据介绍美国JEDEC将会在不久之后启动DDR4内存峰会，而这也标志着DDR4标准制定工作的展开。一般认为这样的会议召开之后新产品将会在3年左右的时间内上市，而这也意味着我们将可能在2011年的时候使用上DDR4内存，快也有可能会提前到2010年。

JEDEC表示在7月份于美国召开的存储器大会MEMCON07SanJose上时就考虑过DDR4内存要尽可能得继续DDR3内存的规格。使用 Single-endedSignaling(传统SE信号)信号方式则表示64-**t存储模块技术将会得到继续。不过据说在召开此次的DDR4峰会时，DDR4内存不仅仅只有Single-endedSignaling方式，大会同时也推出了基于微分信号存储器标准的DDR4内存。

因此DDR4内存将会拥有两种规格。其中使用Single-endedSignaling信号的DDR4内存其传输速率已经被确认为 1.6～3.2Gbps，而基于差分信号技术的DDR4内存其传输速率则将可以达到6.4Gbps。由于通过一个DRAM实现两种接口基本上是不可能的，因此DDR4内存将会同时存在基于传统SE信号和微分信号的两种规格产品。

根据多位半导体业界相关人员的介绍，DDR4内存将会是Single-endedSignaling(传统SE信号)方式DifferentialSignaling(差分信号技术)方式并存。其中AMD公司的PhilHester先生也对此表示了确认。预计这两个标准将会推出不同的芯片产品，因此在DDR4内存时代我们将会看到两个互不兼容的内存产品

三、内存是怎么制作的

显然，内存指的是PC中常见的内存条，这一类内存属于动态随机访问存储器 DRAM(Dynamic Random Access Memory),它的基本存储单元非常简单易懂，由一个N型场效应晶体管(NMOS FET)和一个电容组成。在这里可以把晶体管看成一个理想的开关。当NMOS晶体管打开时，检测电容放电造成的电压改变就是读取0/1的过程，向电容注入不同电荷就是写入过程；NMOS晶体管关闭时，电荷保存在电容上，处于存储状态。

DRAM的优势在于其结构简单，面积小，所以在同样面积内可以塞入更多存储单元，存储密度高，现在内存条的容量都顶得上多年前的硬盘了。大家可以自己算算一根2Gb的内存里面有多少这样的单元。缺点则是：

1.每次读取都是破坏性的，电容放电后电荷就尼玛没有了啊，所以还要重新写入一遍啊！！！

2.电容还尼玛会漏电啊，一般写入后几十个微秒之后就漏得没法检测了（现在的电容一般是25pF），整个阵列都要不停的刷新，就是把已经存储的内容读一次再写进去，期间什么都不能做啊！！！

3.电容太小导致很多问题，比如速度不能太快啊，会被宇宙粒子打到然后就尼玛中和了啊（ Soft error）！！！！

4.没有电的时候存储的内容就丢掉了，这直接导致大量停电导致的文档丢失等杯具。。。。。

（使得存储器能够在无电时保留信息，台湾人施敏**和一个韩国人发明了闪存Flash memory。半导体业已经贡献过两个诺贝尔物理学奖：晶体管和集成电路，施敏怕是这个行业中仅存的还有机会拿奖的人，他的合作者早早挂了甚至连专利费都没拿多少。）

2.如何用半导体工艺制作以上的电路？

DRAM制造工艺是通用的集成电路制作工艺的子集，这个问题就可以转化为“集成电路是如何制造的？”而这个问题就比较复杂了，我争取用“盖楼”这个大家都能理解的例子讲清楚。

集成电路从其横切面来看，是分层的，基本使用同种材料实现类似功能，层与层之间通过通孔（via）做电学连接。

这一结构其实很像一座楼房，芯片制造的过程也有点像盖楼的过程，非常简化的步骤如下：

1.设计图，也就是芯片的版图（layout）；版图是一幅分层的俯视图，包含了每一层的物理形状信息和层与层间的位置连接关系。版图被转化成掩模（mask），每张掩模则是某一层的俯视图，一颗芯片往往有几十张掩模。芯片的每层是被同时制作的，就像盖楼是必须3楼盖好才能盖4楼。（本来想放一些自己手头上的版图和掩模给大家看看，涉及版权等问题，有兴趣的同学自己搜吧）

2.平整土地。这个没什么说的，绝大部分芯片都是从平整的芯圆（wafer）开始的，要对芯圆进行清洗啊什么的

3.地基和底层。这是在制造过程中关键复杂的一步，因为所有重要的有源器件（active device）如晶体管都是在电路的底层。首先要划线（光照Photolithography）界定哪里要挖掉哪里要保留，然后挖坑（ecthing刻蚀），在需要的地方做固化（离子注入Ion Implantation），盖墙铺管道什么的（化学沉积和物理沉积CVD&PVD）等等。具体步骤十分复杂，往往需要十几张掩模才能完成，不过大家可以自行脑补一座大楼怎么从地上长出来的。

4.高层。较高的层就相对简单了，还是划线决定（光照Photolithography）哪里要做墙或柱子，哪里是空间，再沉积金属把这些东西长出来。这些层次基本都是铜或铝金属连接，少有复杂器件。

5.封顶。做一层金属化合物固化保护，当然要把连接点（PAD）露出来。

6.清洗，切割。这一步盖楼是没有的。。。。一块300毫米直径的晶圆上可能有成百上千块芯片，像切蛋糕一样切下来。

7.封装。有点像外立面装修，然后给整座楼通水通电通气。一块小小的硅芯片就变成了我们经常看到的样子，需要的信号和电源被连接到一个个焊球或针脚上。封装是一门很大的学问，对芯片的电气性能影响巨大。