一、内存条种类之间的区别

DDR2与DDR的区别以及区别的主要内容有如下几点:

与DDR相比，DDR2主要的改进是在内存模块速度相同的情况下，可以提供相当于DDR内存两倍的带宽。这主要是通过在每个设备上高效率使用两个DRAM核心来实现的。作为对比，在每个设备上DDR内存只能够使用一个DRAM核心。技术上讲，DDR2内存上仍然只有一个DRAM核心，但是它可以并行存取，在每次存取中处理4个数据而不是两个数据。

与双倍速运行的数据缓冲相结合，DDR2内存实现了在每个时钟周期处理多达4**t的数据，比传统DDR内存可以处理的2**t数据高了一倍。DDR2内存另一个改进之处在于，它采用FBGA封装方式替代了传统的TSOP方式。

然而，尽管DDR2内存采用的DRAM核心速度和DDR的一样，但是我们仍然要使用新主板才能搭配DDR2内存，因为DDR2的物理规格和DDR是不兼容的。首先是接口不一样，DDR2的针脚数量为240针，而DDR内存为184针；其次，DDR2内存的VDIMM电压为1.8V，也和DDR内存的2.5V不同。在了解DDR2内存诸多新技术前，先让我们看一组DDR和DDR2技术对比的数据。

延迟问题：从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。

这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。

封装和发热量：DDR2内存技术大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。

这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。

DDR2采用的新技术：除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。其中OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。

ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证佳的信号波形。使用DDR2不但可以降低主板成本，还得到了佳的信号品质，这是DDR不能比拟的。

Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS*作中，CAS信号（读写/命令）能够**到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。

总的来说，DDR2采用了诸多的新技术，改善了DDR的诸多不足，虽然它有成本高、延迟慢能诸多不足，但相信随着技术的不断提高和完善，这些问题终将得到解决。

DDR3与DDR2主要区别以及区别的主要内容有如下几点：

突发长度（Burst Length，BL）。由于DDR3的预取为8**t，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4**t Burst Chop（突发突变）模式，即由一个BL=4的读取*作加上一个BL=4的写入*作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断*作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4**t顺序突发）。

寻址时序（Timing）。就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

DDR3新增的重置（Reset）功能。重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有*作，并切换至少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到节省电力的目的。

DDR3新增ZQ校准功能。ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新*作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

参考电压分成两个。在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

点对点连接（Point-to-Point，P2P）。这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。

扩展资料：

内存分为DRAM和ROM两种，前者又叫动态随机存储器，它的一个主要特征是断电后数据会丢失，我们平时说的内存就是指这一种；后者又叫只读存储器，我们平时开机首先启动的是存于主板上ROM中的BIOS程序，然后再由它去调用硬盘中的Windows，ROM的一个主要特征是断电后数据不会丢失。

根据内存条上的引脚多少，我们可以把内存条分为30线、72线、168线等几种。30线与72线的内存条又称为单列存储器模块SIMM，(SIMM就是一种两侧金手指都提供相同信号的内存结构，)168线的内存条又称为双列存储器模块DIMM。30线内存条已经没有了；前两年的流行品种是72线的内存条，其容量一般有4兆、8兆、16兆和32兆等几种；市场的主流品种是168线内存条，168线内存条的容量一般有16兆、32兆、64兆、128兆等几种，一般的电脑插一条就OK了，不过，只有基于VX、TX、BX芯片组的主板才支持168线的内存条。

参考资料：百度百科-内存条

二、芯片和模组有什么区别

模组包含芯片，模组一般是芯片的小系统的**，一般由多颗芯片和PCB构成。通讯类芯片、含有协议栈的芯片，都会具有对应的模组，该模组由芯片厂家开发或者由第三方公司开发，可以大大方便芯片的使用。

比如蓝牙芯片、WIFI芯片、4G芯片等，都会有模组。这类芯片需要涉及到RF射频电路的设计，对信号质量、信号完整性要求比较高、技术难度比较大，在调试过程中需要很多专业设备的支持。所需要的研发成本比较高、研发周期比较长。

而为了简化设计，很多第三方公司专门设计各类芯片的模组供大家使用。有了模组之后，设计人员只需要*作对应的接口就可以，RF射频部分、协议栈部分都可以忽略掉直接使用。

以WIFI芯片为例，如果用芯片开发的话，设计人员需要设计wifi芯片的天线部分电路、需要增加Flash芯片用来保存数据，还需要完成wifi的协议栈。由于wifi模组包含了电源电路、Flash芯片、天线电路等，协议栈也是做好的通过UART就可以实现数据的透传。

这就大大降低了wifi开发的难度、缩短了开发周期。

比如去年华为就发布了全球首款双模5G芯片巴龙5000，而一般的公司技术研发实力较弱、出货量不大，直接用巴龙5000会遇到很多技术问题，投入了较多时间，信号调理可能还做不好。华为又发布了MH5000工业5G模组。

那么，就可以直接采购该5G模块，不用设计巴龙5000的小系统电路、不用设计RF射频电路、不用进行信号调理，只需要设计对应的接口电路即可。既能节省时间，又能保证信号质量。

所以，模组是以某颗芯片为核心所设计的小系统，方便用户设计。模组和芯片各有优缺点，对比如下：芯片价格便宜，但是需要较高的设备投入和较强的技术积累，适合出货量大的情况；模组，拿来就可以用，缩短了研发周期、降低了开发难度，但是价格较高，不适合大批量出货。

三、DELL存储器和服务器有什么区别

您好

大的区别就是：服务器内存有数据校验和纠错功能，而普通内存没有。

memory是用来存储程序和数据的部件，通过使用内存，计算机才有了记忆功能。memory种类很多，按其用途可分为主存储器和辅助存储器。

主存储器又称内存储器（简称内存），辅助存储器又称外存储器（简称外存）。外存通常是磁性介质或光盘，像硬盘,软盘,磁带,cd等能长期保存信息，并且不依赖于电来保存信息,但是由机械部件带动,速度与cpu相比就显得慢的多。内存指的就是主板上的存储部件，是cpu直接与之沟通，并对其存储数据的部件，存放当前正在使用的(即执行中)的数据和程序，它的物理实质就是一组或多组具备数据输入输出和数据存储功能的集成电路。

1.内存的分类

主存的分类：主存有许多不同的类别（见图4.1）。按照存储信息的功能，内存可分为ram（随机存取存储器）和rom（只读存储器）。根据信息的可修改性难易，rom也可分为mask rom，prom，flash memory等。现在计算机的发展速度相当快,主板厂商也需经常升级**os,所以用flash memory存储**os程序就成为**, ram即是我们通常所说的内存。 ram的分类 ram主要用来存放各种输入、输出数据，中间计算结果，以及与外部存储器交换信息和作堆栈用。它的存储单元根据具体需要可以读出，也可以写入或改写。由于ram由电子器件组成，所以只能用于暂时存放程序和数据，一旦关闭电源或发生断电，其中的数据就会丢失，故属于易失性元件。

dram的分类：主板上使用的主要内存从以前的dram一直到fpm dram、edo dram、sdram等。 fpm dram即快速页面模式的dram。是一种改良过的dram，一般为30线或72线（simm）的内存。工作原理大致是，如果系统中想要存取的数据刚好是在同一列地址或是同一页（page）内，则内存控制器就不会重复的送出列地址，而只需指定下一个行地址就可以了。 edo dram即扩展数据输出dram。速度比fpm dram快15％~30％。它和fpm dram的构架和运作方式相同，只是缩短了两个数据传送周期之间等待的时间，使在本周期的数据还未完成时即可进行下一周期的传送，以加快cpu数据的处理。 edo dram目前广泛应用于计算机主板上，几乎完全取代了fpm dram，工作电压一般为5v，接口方式为72线（simm），也有168线（dimm）。 bedo dram（burst edo dram），即突发式edo dram。是一种改良式edo dram。它和edo dram不同之处是edo dram一次只传输一组数据，而bedo dram则采用了"突发"方式运作，一次可以传输"一批"数据，一般bedo dram能够将edo dram的性能提高40％左右。由于sdram的出现和流行，使bedo dram的社会需求量降低。 sdram（synchronous dram）即同步dram。目前十分流行的一种内存。工作电压一般为3.3v，其接口多为168线的dimm类型。它大的特色就是可以与cpu的外部工作时钟同步，和我们的cpu、主板使用相同的工作时钟，如果cpu的外部工作时钟是100mhz，则送至内存上的频率也是100mhz。这样一来将去掉时间上的延迟，可提高内存存取的效率。

2. dram相关知识

*基本工作原理 dram是以逻辑阵列形态的基本储存单位来保持数据的，因此在存取时必须提供一个行地址和一个位地址来确定数据的正确位置。第一步是由列地址信号启动，即ras（row address strobe），当此信号启动时，整列的数据都等待着被输出或输入，接着便是由行地址信号启动，即cas（column address strobe），当行地址信号启动时，便在之前已选中的该列中挑出包含所匹配的行地址数据的基本储存单位，并将该数据输出或输入到数据总线。

*突发模式突发模式访问不同于一般模式访问，能一次传输一批数据。第一次的内存访问通常要4－7个时钟周期，这叫做存储器的反应时间（latency）。如果读取连续的4个内存地址，则对第2，3，4次的内存访问就不必再次的提供地址，可以在1－3个时钟周期内完成，这就是突发模式访问的原理。如果总线宽度为64**t，则一次突发访问可以依次读取256**ts的数据，系统的二级缓存被设计成使用256**ts的宽度来适应这种访问模式，能够存储一次突发访问中读取的所有数据位。突发模式的系统定时通常表示成简写的形式：x－y－y－y。x代表第一次访问所需的时钟周期的数量，y代表进行随后的访问所需的时钟周期的数量。通常fpm的y值为3，edo的y值为2，而sdram的y值只有1。

*接口类型 simm是single－in line memory module的简写，即单边接触内存模组，其电路板上焊有数目不等的内存ic芯片，即各种dram芯片，此种内存条又分为30个金属引脚（30线）和72线。 dimm是dual in－line memory module的简写，即双边接触内存模组，也就是说这种类型接口内存的插板的两边都有数据接口触片，这种接口模式的内存广泛应用于现在的计算机中，通常为84针，但由于是双边的，所以一共有84×2=168线接触，故而人们经常把这种内存称为168线内存，而把72线的simm类型内存模组直接称为72线内存。 edo dram内存既有72线的，也有168线的，而sdram内存通常为168线的。

3.内存的错误更正功能（ecc） ecc（error check& correct）的功能不但使内存具有数据检查的能力，而且使内存具备了数据错误修正的功能，奇偶校验为系统存储器提供了一位的错误检测能力，但是不能处理多位错误，并且也没有办法纠正错误。它用一个单独的位来为8位数据提供保护。ecc用7位来保护64位，它用一种特殊的算法在这7位中包含了足够的详细信息，所以能够恢复被保护数据中的一个单独位的错误，并且能检测到2，3甚至4位的错误。大多数支持ecc内存的主板实际上是用标准的奇偶校验内存模块来工作在ecc模式。因为64位的奇偶校验内存实际上是72位宽，所以有足够的位数来做ecc。ecc需要特殊的芯片组来支持，芯片组将奇偶校验位组合成ecc所需的7位一组。芯片组一般允许ecc包含一种向*作系统报告所纠正错误的方法，但是并不是所有的*作系统都支持。windows nt和linux会检测这些信息。

另外，ecc将会使系统略微变慢，原因是ecc的算法比较复杂，为了纠正一位的错误需要消耗一定的时间，通常是在每次存储器读时序中增加一个等待状态，结果是整个系统的性能约下降2－3％。但由于这种dram内存在整个系统中较稳定，所以仍被用于局域网络的文件服务器或internet服务器，其价格较贵。