一、via到line的间距5mil

热门频道

首页

博客

研修院

VIP

APP

问答

**

社区

推荐频道

活动

招聘

专题

打开CSDN APP

Copyright© 1999-2020, CSDN.NET, All Rights Reserved

打开APP

Allegro中四层板使用的线宽、线距规则原创

2021-11-28 00:14:48

1点赞

一本正经说Allegro

码龄5年

关注

一、物理规则：

1.默认走线使用4mil线宽；

2.整版使用16D8的VIA；

3.电源走线使用15mil线宽，Neck模式10mil，大长度200mil；

4.差分对走线使用4.5mil线宽，一般采用5.5mil的线距；

说明：这个四层板对阻抗没有要求，所以差分对走线没有做3W原则，差分线也没有进行阻抗计算；

二、间距规则：

2.1线的间距规则

一般需要设置：

线到线，线到过孔pin，线到器件pin，线到通孔，线到铜皮，线到Hole

除了线到Hole间距需要设置6mil，其他的设置4mil；

2.2 Pin的间距规则

需要设置，通孔pin和表贴pin两栏：

pin to line, pin to thru pin, pin to SMD pin，pin to Thru via，pin to shape, pin to Hole；

除了pin to Hole设置6mil，其他的都设置4mil；

2.3 Via的间距规则

过孔间距规则同样是需要设置上述六项；

Via to line, Via to thru pin, Via to SMD pin, Via to thru via, Via to shape, Via to Hole；

一般设置4mil，Via to Hole需另外设置为6mil；

2.4 Shape间距规则：

Shape间距规则同样是需要设置上面六项：

Shape to line, shape to thru pin, shape to SMD pin, shape to thru via,

shape to shape, shape to Hole；

一般设置为4mil，但是Shape to shape需要设置为10mil；

shape to Hole需要设置为6mil；

2.5 Hole间距规则：

Hole间距一般设置为6mil；

三、电气规则：

在这个四层板中，创建的电气规则主要是差分对和等长；

差分对：由于差分对已经在物理规则里面设置好，所以，这个四层板差分对设置为5mil即可；

差分对一般比较的是两条差分线的长度，所以要求比较高，控制在5mil误差，差分走线一般都是两条线一起走线；

等长：在物理规则设置中，通过原理图可看出，TF卡并没有要求差分走线，但Data和CLK需要做等长走线要求，所以在物理规则中，TF卡走线采用的是Default，但是在电气走线时，就必须要对Data和CLK走线做等长要求；

等长走线，在走完线后，需根据规则对需要做等长的线进行绕线，可以通过电气规则里面，右键Analyze分析，一般取长的线为基准线，然后对其他的进行绕线

面试时候，当问到DDR等长取基准线时，

理论的回答：数据线取DQS0为基准，地址线取CLK为基准

但实际项目往往长的走线不一定为理论的基准线，所以在实际项目中，往往是通过Analyze，然后取长的走线为基准线，其他的线绕长，向长线的长度靠近，以便满足DRC要求；

原因：走线长的改短困难，短的线可以绕长

长的短不了，短的可绕长

差分对截图：

等长截图：

打开CSDN，阅读体验更佳

allegro布线完成后如何修改线宽_wiwa的博客_allegro改变...

1.在find栏里选择Cline; 2.在PCB中选择要改的导线,点击右键,选择Change Width 3.在对话框中输入你想要的线宽 3如果要改变整个导线中某一段导线的宽度 1.在find栏里选择Cline Segs 2.在PCB中选择要改的导线,点击右键,选择Change 3...

Cadence Allegro全局修改线宽和线距约束图文教程及视频演示

在使用Allegro软件进行线宽线距等约束规则的设置时,需要设置很多类型的线宽值或距离值,而多数情况下我们只需要设置1个数值即可,这样一个一个输入进行设置的话就会比较费时。本文减少一种全局修改某个线宽或者线距的方法。

allegro16.6-规则设置

allegro16.6规则设置

继续访问

Allegro线宽、间距、等长、差分规则设置

Allegro线宽、间距、等长、差分规则设置

DDR3 FLY-BY拓扑结构示例（allegro）.rar

一个完成的PCB板子，ALLEGRO文件，展示了DDR3的FLY-BY拓扑结构的实际应用

Allegro作品-DDR4笔记本内存

Cadence Allegro作品-DDR4笔记本内存；希望对大家有帮助！！!

Allegro测量距离

1、选择Display> Measure。根据所要测量的元素调整Find Filter中各选项；; U" l5 c/ E5{9 y8 Q2、点击需测量的起始点，此时会弹出Measure对话框，显示该元素及其坐标；4 n4}: ], z! T* L,~( F0 C# h% A+|8 T- n" _% m% w, A3、点击需测量的第二个点，Measure对话框将会显示此两点间的直线...

继续访问

Allegro16.6约束规则设置详解.pdf

Allegro16.6约束规则设置详解

Candence学习篇(11) allegro中设置规则，布局，走线，铺铜

allegro中设置规则，布局，走线，铺铜

继续访问

新发布 Allegro中的NET到NET之间的间距设置-网络之间的间距

CLS-TXC（4）就是说这个NETCLASS里有三组NETCLASS-CLASS，意思是说CLS-TXC（4）这个NETCLASS可以分别对网络HDMI_TXC、HDMI_TX0、HDMI_TX1、HDMI_TX2设规则（当鼠标停在这几个上面时会有提示的，如下图：ClassClass CLS-TXC：CLS-TXC字样）。同理CLS-TX0（4）都一样的。我例子里设的NET-CLASS名设的CLS-TXC、CLS-TX0、CLS-TX1、CLS-TX2名了（因为只用到NET-CLASS）。

继续访问

Allegro中规则开关设置

规则开关的设置与否，会导致后续检查时候能否发现设计问题，在设计CM规则完成后，如果没有打开规则开关，有些设计上的问题可能会发现不了。因为软件默认的规则开关有些会检查不到，容易导致一些问题无法发现；②设置间距规则开关间距规则开关，软件默认的没有全部勾选，在Allegro中，设置完CM规则，还需要将规则开关打开；①首先设置电气开关电气开关需将所有选项设置到on；③相同网络间距规则开关软件默认是勾选了一部分，...

继续访问

Allegro中设置指定的网络线宽的方法

1.首先，点击CM图标，打开约束管理器 2.在跳出的约束管理界面，依次点击physical-physical constraint set-all layers，然后在右边的图示位置右击，选择create-physical CSet 3.给新建的约束规则起个名字，在这里定义名为PWR,单击OK。 4.对新建的规则进行线宽等项目的设定。这里线宽设置为50mil 5.在需要设置的网络上选择刚才建立的约束规则，依次点击physical-Net-all layers，设置好后，点击右上角x号，关闭约束管理器

继续访问

cadence allegro-四层板设置……F

打开叠层工具添加层

继续访问

Allegro PCB如何测量距离？比如走线之间的距离

下面的例子是测量走线之间的间距，如有测量其他间距，方法类似注意图中的三个感叹号!哦

继续访问

Allegro如何查看走线的宽度

1.设置想要显示的单位，mm或者mil 2.Find中勾选Cline segs，点击感叹号，双击走线，查看结果。

继续访问

cadence allegro- PCB走线线宽、线距

PCB设计的线宽、线距该注意什么问题？小白容易忽视这几点线路对于设计师来说，我们在设计的过程中不能只考虑设计出来的精度以及完美要求，还有很大一个制约条件就是生产工艺的问题。板厂不可能为了一个优秀的产品的诞生，重新打造一条生产线。所以我们要学习苏联式的设计经验——在现有生产条件下堆出优良的产品。包括电路板层数，厚度，孔径，小线宽线距，铜厚等基本参数要求；也包括板材类型，表面处理，特殊加工等特别要求。一般在PCB加工的时候，分测试用的打样加工，以及终成型的批量产品加工。对于设计师来说，有.

继续访问

ALLEGRO的约束规则的设置教程，手把手教你！

约束规则的设置分三步,定义规则(一、基本约束规则设置:1、线间距设置;2、线宽设置;3、设置过孔;4、区域约束规则设置;5、设置阻抗;6、设置走线的长度范围;7、设置等长:7.1、不过电阻的NET等长;7.2、过电阻的XNET等长;7.3、T型等长;8、设置通用属性; 9、差分规则设置:9.1、创建差分对;9.2、设置差分约束;10、Pin Delay.二、高级约束规则设置:11、单...

继续访问

AD学习之旅（16）—差分线规则的设置及走线

AD学习之旅（16）—差分线规则的设置及走线一、前言差分线的定义：两条存在耦合且平行等长的两根传输线，用来传输相位差180度的信号。差分线从理论上说，可以是任意两根普通的传输线。那距离很远的两根线呢？实际工作中，很多高速线都是差分线，更多的是利用其抗干扰的能力。既然有抗干扰，那就要尽量保证两根线的周围环境一致。参考视频：Altium中差分线规则设置及等长技巧参考文章：差分线的PCB设计小问答二、添加差分对类我们和走差分线，首先要创建一个差分对类，因为我们走的差分线阻抗有多种类别，比如US

继续访问

Cadence学习一： PCB Editor shape菜单详解

Cadence学习一： PCB Editor shape菜单详解 Cadence PCB Editor shape菜单详解 Shape功能表菜单 Polygon建立一个新的任意多边形 shape Rectangular建立一个新的长方形 shape Circular建立一个新的圆形 shapeSelect shape or void选取一个shape或隔离区域 Manual void...

继续访问

热门推荐一些差分线的线距和线宽

(1)LVDS布线规则。要求LVDS信号差分走线，线宽7mil，线距6mil，目的是控制HDMI的差分信号对阻抗为100+-15%欧姆;(2)USB布线规则。要求USB信号差分走线，线宽10mil，线距6mil，地线和信号线距6mil;(3)HDMI布线规则。要求HDMI信号差分走线，线宽10mil，线距6mil，每两组HDMI差分信号对的间距超过20mil;(4)DDR布线规则。DDR1走线要求

继续访问

allegro布线完成后如何修改线宽

allegro布线完成后如何修改线宽一.如果要改变整个一条导线的宽度 1.在find栏里选择Cline; 2.在PCB中选择要改的导线，点击右键，选择Change Width 3.在对话框中输入你想要的线宽 3如果要改变整个导线中某一段导线的宽度 1.在find栏里选择Cline Segs 2.在PCB中选择要改的导线，点击右键，选择Chan

继续访问

Allegro Shape菜单详解

1.全局动态形状参数界面，Global Dynamic Shape Parameters界面(1).Shape fill界面相关信息 Dynamic fill: Smooth:平滑的，呈现真实的填满效果。 Rough:粗制的，呈现接近真实的填满效果。 Disabled:不呈现填满效果。 Xhatch style网格状的填满方式(2).Void controls界面相关信息 Artwork format:底片的输出格式 Minimum aperture for gap width:当系统扫描到

继续访问

allegro线宽

pycharm

写评论

评论

38

1

踩

分享

二、如何用skill语言把cadence中的单个器件参数提取出来

1、在原理图选择design→make schematic library，在生成的元件库里就有了。2、如果想加入到指定的原理图库中，则再将生成的**过去就可以了。

3、需要注意的是不能直接**，要通过工具生成原理图库。

4、Altium Designer是原Protel软件开发商Altium公司推出的一体化的电子产品开发系统，主要运行在Windows*作系统。这套软件通过把原理图设计、电路仿真、PCB绘制编辑、拓扑逻辑自动布线、信号完整性分析和设计输出等技术的完美融合，为设计者提供了全新的设计解决方案，使设计者可以轻松进行设计，熟练使用这一软件必将使电路设计的质量和效率大大提高。

三、求一份Cadence学习报告

学习Cadence学习记录和心得

目录：

第一章：Cadence16.2简介

第二章：Capture原理图设计工作平台

第三章：制作元件及创建元件库

第四章：创建新设计

第五章：PCB设计预处理

第六章：allegro的属性设置

第七章：焊盘的制作

第八章：元件封装的制作

第九章：电路板的建立

第一章：Cadence16.2简介

1.生成的网络表包含3个文件，他们分别是：pstxnet.dat pstxprt.dat pstchip.dat

2. 16.2版本新增了HDI设计的约束条件

3.可以导入/导出数据库参数，包括设计设置，光绘文件，颜色设置。方法如下：FILE/IMPORT/PARAMETERS

4.新属性（ROUTES_ALLOWED属性）：SETUP/AREAS/SHAPE KEEPOUT,然后在界面上画上一个区域，再EDIT/PROPERTIES,单击刚才的圈中的区域就会弹出两个对话框，表明已经将ROUTES_ALLOWED属性已经添加进去了，只要选择TRUE就激活了，这样就允许在VOID区域布线了。

5. PCB的设计流程：前处理:1.原理图的设计2.创建网络表3.建立元器件库封装4.创建机械设计图中处理：1.读取原理图的网络表 2.摆好机械图和元器件 3.设置PCB的层面 4.进行手工和自动布线

疑问点：

1.Void是什么？（在完整铜皮上挖空的区域）

2.原理图中的库如何合并，遇到相同的时候他们又是怎样合并的？

第二章：Capture原理图设计工作平台

1.演示一下在杂散设置中TEXT RENDERING的使用。（以加框方式显示TRUETYPE文字及是否将其填充）（没有试到效果）

2.注意在杂散设置中当使用Intertool communication功能时，需要去掉antuo recovery区域的复选框。

3.在杂散设置的后一项Wire drag可以对元件是否随线的移动而移动进行设置。（此功能无效，需要按ALT键就可以实现此功能）

4.SDT:是Schematic Design Tools的缩写，是早期DOS版本使用的原理图工具。

疑问点：

1.在Capture中，在设置颜色的时候，有一个设置Variant和Part Not(DNI元件)(Do not install的元件)的颜色，是什么意思？(个人理解是变化的元件和不安装的元件)

2. intertool communication是和allegro进行交互参考用的，什么时候需要进行交互参考？（已经搞清楚了，就是当选中原理图中的某个元件时，在PCB中对应的元件也会高亮。）

3.在option/design template/page size中有个 PIN-PIN spacing，请问这个间距到底指的是什么？

4.什么是ANSI标准格点（American National Standards Institute美国国家标准协会）

第三章：制作元件及创建元件库

1.在Capture中按照功能和生产厂家不同有300多个以OLB为扩展名的元件库文件中。

2.如RESET上要加一杠，则R\E\S\E\T\.做封装时注意的事项。

3.使用电子表格制作封装将会节约时间。（强烈建议使用。）

4.在电子表格制作封装的过程中注意后的三项：PinGroup:引脚分组 Postion:引脚在元件框外的位置，有上下左右

5.Dot-clock是时钟非的意思。

疑问点：

1.使用电子表格制作一个大型的元件（如A4主芯片），制作表格时注意上述第四点中的三条。

2.使用非电子表格做一个元件的封装，并注意保存的路径。

3.使用普通的方法做一个符合元件/使用表格的方式将大元件分割一下。

4.

第四章：创建新设计

1.ROOM:在绘制原理图为一个元件或者几个元件定义ROOM属性后，在ALLGRO中摆放元件时可以直接将元件摆放到定义的ROOM中。

2.新建项目过程中的提示：PC Board wizard用来进行印制电路板的设计，需要安装LAYOUT

3.常用的原理库为：也是需要添加到库包括Discrete.olb（如：电容、电阻、电感类）MicroController.olb（如：CPU\DDR\FLASH此类PIN脚更多）Connector.olb（如：DDR\FLASH类）及Gate.olb（如：功放类）及TRANSISTOR.OLB（如三极管类）

4.Ascend表示层次图的顶层。（还要试一下确定一下）

疑问点：

1.在新建项目过程中的提示：PC Board wizard用来进行印制电路板的设计，需要安装LAYOUT

但是我选择后一项Schematic也可以导入到layout当中，这两者有什么区别？

2.在工具栏中的放置端口和放置层次块的区别，还有放置分页图纸间的接口。（这三者的根本区别），同时作业一个层次原理图和平坦式原理图，还要了解这两者的区别到底在哪里？（制作过程参考P48-50）

3.还要创建符合层次式电路。见P52

3.小技巧:当放置原件时不知道库在什么地方用使用搜索工具。

4.在原理图中单击右键一个GO TO功能使用一下看是怎么使用的。（是坐标的定位）

5.注意Capture中的电源,在CAPSYM库中提供的4种电源符号，仅是一种电源符号，本身不具备电压值，但是这类电源具备全局相连的功能，另一类是SOURCE库中提供的，有电压值。

6.注意这两种电源的使用方法有什么不同。

7.VHDL和EDIF是指什么？（VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language超高速集成电路硬件描述语言）（EDIF- Electronic Design Interchange Format）

8.Verilog是什么？（集成电路硬件描述语言）

9.小技巧：按F4可以重复之前同样的*作。（已经使用过）

10.尝试一下Capture中的压缩文件存为不同的目录是使用方法。（只是路径的转换）

小结：使用页间连接符的成为平坦式原理电路。

注意记住一般层次原理图和复合层次原理图的区别点。

第五章：PCB设计预处理

1.编辑元件的属性是在点击放置元件/没有放置元件之前点击右键选择EDIT PROPETIES

2.参数的整体赋值（原理图设计完毕后采用此方法，以便检查漏掉的封装。）

3.当将原理图中的网络表导入到PCB中时,可以有两种归类的方法:1.ROOM 2.page

4.关于分配传输延迟的问题：A.Propagation_delay是为网络分配传输延迟的时间 B.Relative_Propagation是为DATA分配传输延迟的属性。

5.建立差分对/TOOLS/Create differential pair用于解决高速问题。

6.关于总线的命名的约束规则

状态 1.总线/端口/网络名均相同 2.总线与端口不一致但网络与端口一致 3.总线与端口不一致但网络与总线一致 4.总线与端口不一致，与网络也不一致 5.总线与端口一致，但与网络不一致。

可导正确网表∨∨∨

不可导正确网表∨∨

6.根据DRC的检查报告，能够使用矩阵图看错误。

7. Caputer可以生产39种网络表

疑问点：

1. DRC中Report misleading tap connect指的是什么？（还没有查清楚）

2.生成39种网络表可以看一些主要的网络表。（暂时不研究）

3.生成网络表前的检查：A.元件需要是否需要排列 B.是否通过DRC C.属性数据是否完整（主要是封装和参数值）D.每个元件是否封装。

4. Capture的属性文件可以导出修改后再导入（TOOLS/Export properties）

5.重点再研究一下导出网络表的对话框的含义.P96(问一下魏老师/张工)（暂时不考虑其他功能）

阶段性总结

1.在设计封装的过程中为什么字体不能改变，是空心字体

2.在做原理图封装库时，如果在选择相应的管脚性能时是错误的，会有什么结果。

3.在做原理图封装库的时候移动虚线容易些，但是实线就不能移动呢？（问题已经解决：是因为不能拖动中间部分，拖到左边右边就可以了。）

3.在制作原理图过程中，会出现库需要UPDATE现象。

4.为什么通常选择的是A3的纸张，但是打印出来的是A4

第六章：allegro的属性设置

1.Pad designer可以创建通过孔，盲埋孔，过孔焊盘

2.DB doctor：有效检查数据库完整性和自动整理文件过期问题

3.在设置中可以定义盲埋孔，但是定义的时候书写格式有什么要求吗？

4.Allegro常用的后缀文件说明：.brd普通电路板文件.dra符号绘制（symbols drawing）文件.pad:Padstack文件，在做Symbol时可以直接调用，.p**文件：Library文件，存一般元件.o**文件：Library文件，存由图框及图文件说明所组成的元件，.b**文件：Library文件，存由板外框及螺丝孔等组成的元件.f**存特殊图形元件，仅用于建立Padstack的Thermal Relief(防止散热用).s**文件：库文件，存特殊外形元件，仅用于建立特殊外形的Padstack.mmd文件：模块定义（module definition）文件.tap文件：输出的包含NC DRILL数据的文件.scr:script and marco文件.log文件：输出一些临时信息文件.color:View层面切换文件.jrl:记录*作allegro的**。

5.自动备份功能在不使用时才会被激活，所有用户在使用过程中要自行备份，以免数据丢失。

6.自动备份的短时间为10 min长时间为300 min

7.为了更改*作习惯问题，可以自己定义习惯上的功能。使用alias快捷键实现的快捷功能

疑问点：

1. Groups指的是是什么群(已经解决：高级的叫组然后是级子级)，元件和符号的区别是什么？

2.功能是怎么选中的？

3. Clines有电气意义的导线，Lines是指没有电气意义的导线。Clines segs：没有拐弯的电气导线 Other segs：没有拐弯的非电气导线,Ratsnests:飞线 Rats Ts:T型飞线

4.什么是飞线？什么是T型飞线？

5.在Find by name中Symbol和Devtype和Symtype三者的区别是什么？（已经解决：Symbol是标号如U1 R3 Devtype：器件的完整名称 Symtype：代表是封装类型）

6.在设置中可以定义盲埋孔，但是定义的时候书写格式有什么要求吗？

7.在做的封装库中有两个文件：一个是以.dra结尾的，一个是以.p**结尾的，请问这两个文件的区别在什么地方，删除.p**结尾的会有什么后果？

8..o**和.b**的根本区别在什么地方

9..f**(PAD中的热风焊盘)和.s**的根本区别？.s**举例子，到底是什么东西？

10.在做PCB元件封装时：有一个创建Symbol,create device这两者有什么区别？其中创建DEVICE等做什么用？

11. T型连接点和

12.分别是什么东西？演示看下？

13.上锡的孔（plated hole）,非上锡的孔（non-plated hole）这两种孔使用的范围，还有它和电镀孔和非电镀孔有什么区别？是同一种孔吗？只是叫法不同吗？

14.在设置参数中：display padless hole代表怎样的意思？

15.在设置参数中：connect line endcaps代表怎样的意思？（导线拐角处的平滑，已经解决）

16. thermal pads:在负片中显示热风焊盘的形状，不选中将不会显示，需要演示？（找魏老师要一个带有热风焊盘的文件）

17.继续问一个问题：是不是在一个设计中有用到了热风焊盘，则在出光绘文件时一定要出负片的形式。如果不是：有热风焊盘的设计和无热风焊盘的设计在出正片和负片问题上怎么区别？

18.什么是总线型的飞线

19.什么是SLOT?

20. SETUP/DESIGN中：镜像怎么用？

21. SETUP/SUBCLASS究竟在什么地方用的到？

22.上次问过魏老师孔怎么出不来的问题，可能还要在此请教？

23.设置B/B VIA中没有焊盘怎么调用这个盲埋孔呢？问张工

24.在capture中设置了差分对，allegro中还要进行设置吗？

第七章：焊盘的制作

1.allegro支持正平面的花焊盘，也支持负平面的花焊盘，花焊盘通常发生在平面层，但是也用来连接焊盘到布线层的敷铜区域。

2.标准热风焊盘的内经等于钻孔直径+20mil,外径等于anti-pad的直径，anti-pad的直径通常比焊盘直径大20mil，开口宽度等于（ID-OD）/2+10mil,保留至整数位。

3.热风焊盘的的名词：内经（ID）,钻孔直径

4.热风焊盘又称FLASH焊盘（制作的时候需要在PCB editor中制作）

小常识：使用于DIP封装：

元器件引脚直径（D） PCB焊盘孔径

D≤40mil D+12mil

40mil＜D≤80mil D+16mil

D＞80mil D+20mil

6.制作普通过孔焊盘：开始-中间-结尾相同，需要有热风焊盘FLASH，阻焊层的比规则焊盘大10mil

7.制作SMD焊盘：只需要设置开始等于PASTE TOP，SOLDER分别大10mil即可。

疑问点：

1.正的热风焊盘必须存在于正片上吗？就是正的平面层，负的热风焊盘一定存在于负片上吗？正片和负片在分层时就要设定吗？

2.如何使用命令制作非标准焊盘？

3. allegro焊盘的命名规则是怎样的？

4. microvia:当考虑盲埋孔约束条件时，设置盲埋孔焊盘

5.做PAD designer当中，shape怎么时候，什么情况下用SHAPE，shape在哪里制作？（贴片IC下的散热铜箔用SHAPE）

小结：

做FLASH（标准热风焊盘和非标准热风焊盘）是在PCB EDIATOR中制作，其他焊盘在PAD DESIGOR中制作，SHAPE在哪里制作，还需要问一下？

第八章：元件封装的制作

1.Symbol类型：.p**(Package symbol):代表元件的封装如0402

2..b**(Mechaninal symbol):机械类型的零件（如OUTLINE及螺丝孔等）

3..o**(Format symbol):PCB的LOGO,assembly等的注解

4..s**(Shape symbol):用来定义特殊的PAD

5..f**(Flash symbol):负片热风焊盘

6.在做封装时发现不能将焊盘放入当前窗口中，是因为窗口设置的太小了，需要设置一下

7.书中制作PLACE BOUND TOPD的焊盘的方式不同，有的使用SETUP/AREAS/PLACE BOUND，有的采用直接放置SHAPE来制作。

8.制作独立的SHAPE时，需要建立新的文件夹SHAPE SYMBOL.

9.在制带有SHAPE的焊盘过程中，如果要旋转焊盘请选择EDIT/SPIN

疑问点：

1.制作焊盘时，不同的人有不同的风格：但是都有基本的焊盘+丝印，有人加上PLACE BOUD有的加上装配层，还有的加上VIEW.那么真正可以简化的是哪一种？没有PLACE BOARD会有什么问题，没有加装配层会有什么问题，没有加VIEW会有什么坏处？（有焊盘+丝印即可，其他可以不用）

4.在制作普通package时，Connect和Mechnical的区别是：一个引脚带编号，后者引脚不带编号

5.找一下做焊盘的例子来做一下，锻炼一下做封装。制作封装的步骤：A.设置封装的单位 B.增加焊盘 C.放置PLACE BOUND和设置元件高度。图片如下：

D.添加丝印。添加方法ADD/LINE,E.添加元件标号定义,通常输入U*，而不是直接标示数值添加方法：layout/labels/refdes F.添加装配层，添加方法：ADD/LINE ACTIVE CLASS设置PACKAGE GEOMETRY,ACTIVE SUBCLASS为装配_TOP G.添加在装配顶层的元件标号，格式U*，添加方式：layout/labels/refdes

6.制作封装时如何让参数值显示出来。

7.SMD封装的SOLDER制作习惯是都大于10mil,看一下魏老师和张工的PAD是怎么制作的，还有SOLDER和PASTE的区别到底是什么？

8.装配层元件序号和丝印层序号的根本区别是什么？P168中提到的？

9.做元件封装时为元件增加LAYOUT/LABERS/DEVICE，在OPTION中CLASS为DEVICE TYPE SUBCLASS为ASSEMBLY_TOP

10.在制作特殊焊盘时需要添加SHAPE，SHAPE在PCB EDITOR中已经制作完毕，但是在PAD编辑器中却无法浏览到他们，请问如何设置才能浏览到他们呢，还有库中的路径究竟是如何设置的？

11.PAD的命名规则和PACKAGE的命名规则是怎样的，有详细的描述吗？找一下相关的资料？

譬如：pad120cir65d等，热风焊盘呢？过孔呢？方孔呢？

12.在PCB EDITOR编辑器中，新建的东西有：BOARD; BOARD(WIZARD);MODULE;PACKAGE SYMBOL;PACKAGE SYMBOL(WIZARD);Mechanical symbol;FLASH SYMBOL;SHAPE SYMBOL;FORMAT SYMBOL;其中BOARD还没有搞懂是什么东西，还有MODULE怎么用的？（BOARD是建立电路板的）

第九章：电路板的建立

1.在使用建立电路板向导中：如果要使用模板，要输入技术文件和参数文件，应该如何设置呢？因为在介绍中是默认屏蔽的，没有使用这些功能的？

2.PCB BOARD向导中提示的边框有A和B之分，A代表的的尺寸是多大？B呢？那个相当于A4纸

3.在如下图，表示使用向导为电路板的PLANE层产生负片（generate negative layer for power plane）

4.增圆弧的两种方式：增加半径的圆弧，增加直径的圆弧如下图

5.建立电路板边框的一般步骤：

图（1）

图（2）

A.画边框 CLASS选择board geometry,SUBCLASS选择OUTLINE

B.放置安装孔 PLACE/MECHANICAL SYMBOLS/…注意要在ADVANCED中将LIB打开

C.设置封装允许摆放区域，在SETUP/AREA/PACKAGE KEEPIN

D.设置走线允许摆放区域，在SETUP/AREA/ROUTE KEEPIN

E.设置禁止布线区域：在SETUP/AREA/ROUTE KEEPOUT

6.建立电路板和建立机械符号的区别？到底是什么区别？

7.建立机械符号的一般步骤：

A.设置单位

B.设置格点

C.建立板框

a)添加定位孔（添加方法同建立BOARD不同，他是通过放置LAYOUT PIN来放置的，而BOARD则是通过PLACE/MECHANICAL SYMBOLS/…注意要在ADVANCED中将LIB打开放置的）

D.倾斜拐角，就是将90度的拐角给进行过度圆滑一些

E.尺寸标注

F.标注斜角

G.设置允许摆放区域和允许布线区域

H.设置禁止摆放和禁止布线区域

I.设置禁止过孔区域

J.保存，如果未建立b**文件，就产生一下就可以了

建立DEMO设计文件的一般步骤：A.设置绘图参数 B.摆放机械符号 C.添加格式符号 D.添加封装符号 E.设置颜色的可视性 F.定义板层 G保存电路板模板。

8.输入网络表P199.file/import/logic

个人小心得：

制作一个电路板时使用封装向导建立Board(wizard),再在该环境中建立机械符号，建立完毕后保存，然后在调出来作为电路板的符号，制作机械符号时安装标准的制作方法（A-J）10个步骤来做封装，这样很标准。