一、存储管理主要是对什么的管理

技术文章>运维>windows运维

*作系统的存储管理功能实际上是管理什么？

藏色散人藏色散人2019-12-07 14:13:50原创

*作系统的存储管理功能实际上是管理什么？

*作系统的存储管理功能实际上是管理内存资源.

*作系统的五大管理功能:

（1）作业管理：包括任务、界面管理、人机交互、图形界面、语音控制和虚拟现实等；

（2）文件管理：又称为信息管理；

（3）存储管理：实质是对存储“空间”的管理，主要指对主存的管理；

（4）设备管理：实质是对硬件设备的管理，其中包括对输入输出设备的分配、启动、完成和回收；

（5）进程管理：实质上是对处理机执行“时间”的管理，即如何将CPU真正合理地分配给每个任务。

五大类型*作系统各自的特点分别是：

（1）批处理*作系统的特点有：a.用户脱机使用计算机。用户提交作业之后直到获得结果之前就不再和计算机打交道。作业提交的方式可以是直接交给计算中心的管理*作员，也可以是通过远程通讯线路提交。提交的作业由系统外存收容成为后备作业。

b.成批处理。*作员把用户提交的作业分批进行处理。每批中的作业将由*作系统或监督程序负责作业间自动调度执行。

c.多道程序运行。按多道程序设计的调度原则，从一批后备作业中选取多道作业调入内存并组织它们运行，成为多道批处理。

（2）分时*作系统的特点有：a.交互性：首先，用户可以在程序动态运行情况下对其加以控制。其次，用户上机提交作业方便。第三，分时系统还为用户之间进行合作提供方便。

b.多用户同时性：多个用户同时在自己的终端上上机，共享CPU和其他资源，充分发挥系统的效率。

c.独立性：客观效果上用户彼此间感觉不到有别人也在使用该台计算机，如同自己独占计算机一样。

（3）实时*作系统的特点有：a.实时时钟管理(定时处理和延时处理)。

b.连续的人-机对话，这对实时控制往往是必须的。

c.要求采取过载保护措施。例如对于短期过载，把输入任务按一定的策略在缓冲区排队，等待调度;对于持续性过载，可能要拒绝某些任务的输入;在实时控制系统中，则及时处理某些任务，放弃某些任务或降低对某些任务的服务频率。

d.高度可靠性和安全性需采取冗余措施。双机系统前后台工作，包括必要的保密措施等。

（4）网络*作系统的特点有：a.计算机网络是一个互连的计算机系

二、s7***300***时钟存贮器为什么激活不了

1:使用CPU 315F和ET 200S时应如何避免出现“通讯故障”消息？

使用CPU S7 315F， ET 200S以及故障安全DI/DO模块，那么您将调用OB35的故障安全程序。而且，您已经接受所有监控时间的默认设置值，并且愿意接收“通讯故障”消息。 OB 35默认设置为100毫秒。您已经将F I/O模块的F监控时间设定为100毫秒，因此至少每100毫秒要寻址一次I/O模块。但是由于每100毫秒才调用一次OB 35，因此会发生通讯故障。要确保OB35的扫描间隔和F监控时间有所差别，请确保F监控时间大于OB35的扫描间隔时间。

S7分布式安全系统，一直到V5.2 SP1和 6ES7138-4FA00-0AB0，6 ES7138-4FB00-0AB0，6ES7138-4CF00-0AB0都会出现这个问题。在新的模块中，F监控时间设定为150毫秒.

2:当DP从站不可用时，PROFIBUS上S7-300 CPU的监控时间是多少？

使用CPU的PROFIBUS接口上的DP从站*作PROFIBUS网络时，希望在启动期间检查期望的组态与实际的组态是否匹配。在 CPU属性对话框中的Startup选项卡上给出了两个不同的时间。

3:如何判断电源或缓冲区出错，如：电池故障？

如果电源(仅S7－400)或缓冲区中的一个错误触发一个**，则CPU*作系统访问OB81。错误纠正后，重新访问OB81。电池故障情况下，如果电池检测中的BATT.INDIC开关是激活的，则 S7-400仅访问OB81。如果没有组态OB81，则CPU不会进入*作状态STOP。如果OB81不可用，则当电源出错时，C PU仍保持运行。

4：为S7 CPU上的I/O模块(集中式或者分布式的)分配地址时应当注意哪些问题？

请注意，创建的数据区域(如一个双字)不能组态在过程映象的边界上，因为在该数据块中，只有边界下面的区域能够被读入过程映像，因此不可能从过程映像访问数据。因此，这些组态规则不支持这种情况：例如，在一个 256字节输入的过程映像的 254号地址上组态一个输入双字。如果一定需要如此选址，则必须相应地调整过程映像的大小(在CPU的Properties中)。

5：在S7 CPU中如何进行全局数据的基本通讯？在通讯时需要注意什么？

全局数据通讯用于交换小容量数据，全局数据(GD)可以是：

输入和输出

标记

数据块中的数据

定时器和计数器功能

数据交换是指在连入单向或双向GD环的CPU之间以数据包的形式交换数据。GD环由GD环编号来标识。

单向连接：某一CPU可以向多个CPU发送GD数据包。

双向连接：两个CPU之间的连接：每个CPU都可以发送和接收一个GD数据包。

必须确保接收端CPU未确认全局数据的接收。如果想要通过相应通讯块(SFB、FB或FC)来交换数据，则必须进行通讯块之间的连接。通过定义一个连接，可以极大简化通讯块的设计。该定义对所有调用的通讯块都有效且不需要每次都重新定义。

6：可以将S7-400存储卡用于CPU 318-2DP吗？

在通常的*作中，只能使用订货号为6ES7951-1K...(Flash EPROM)和6ES7951-1A...(RAM)的“短”>存储卡。

7：尽管LED灯亮，为什么CPU 31xC不能从缺省地址 124和 125读取完整输入？

对于下列型号的CPU，请检查 24V电压是否接入引脚 1。LED由输入电流控制。引脚 1上的 24V电压需要做进一步处理。

313C(6ES7 313-5BE0.-0AB0),313C-2DP(6ES7 313-6CE0.-0AB0),313C-2PTP(6ES7 313-6BE0.-0AB0), 314C-2DP(6ES7 314-6CF0.-0AB0),314C-2PTP(6ES7 314-6BF0.-0AB0)

8：配置CPU 31x-2 PN/DP的PN接口时，当PROFINET接口偶尔发生通信错误时，该如何处理？

请确定以太网(PROFINET)中的所有组件(转换）都支持 100 M**t/s全双工基本*作。避免中心分配器割裂网络，因为这些设备只能工作于半双工模式。

9：在硬件配置编辑器中，“时钟”修正因子有什么含义呢？

在硬件配置中，通过CPU> Properties> Diagnostics/Clock，你可以进入“时钟”>域内指定一个修正因子。这个修正因子只影响CPU的硬件时钟。时间中断源自于系统时钟，并且和硬件时钟的设定毫无关系。

10：如何通过PROFIBUS DP用功能块实现在主、从站之间实现双向数据传送？

在主站plc可以通过调用SFC14“DPRD_DAT“和SFC15“DPWR_DAT“来完成和从站的数据交换，而对于从站来说可以调用FC1“DP_SEND“和FC2”DP_RECV“完成数据的交换。

11：可以从S7 CPU中读出哪些标识数据？

通过SFC 51“RDSYSST”可读出下列标识数据：

可以读出订货号和CPU版本号。为此，使用SFC 51和SSL ID 0111并使用下列索引：

1=模块标识

6=基本硬件标识

7=基本固件标识

12：在含有CPU 317-2PN/DP的S7-300上，如何编程可加载通讯功能块FB14("GET")和FB15("PUT")用于数据交换？

为了通过一个S7连接在使用CPU 317-2PN/DP的两个S7-300工作站之间进行数据交换，其中该S7连接是使用NetPro组态的，<在S7通信中，必须调用通讯功能块。模块FB14("GET")用于从远程CPU取出数据，模块FB15("PUT")用于将数据写入远程CPU。功能块包含在STEP 7 V5.3的标准库中。

CPU 317-2PN/DP的通讯模块FB14("GET")和FB15("PUT")的属性：

FB14和FB15是异步通讯功能。这些模块的运行可能跨越多个OB1循环。通过输入参数REQ激活FB14或FB15。 DONE、NDR或ERROR表明作业结束。PUT和GET可以同时通过连接进行通信。

注意：不能将库SIMATIC_NET_CP中的通讯块用于CPU317-2PN/DP。

13：对于紧凑CPU 313C-2 PtP和CPU 314-2 PtP作业同步处理需要注意什么？

在用户程序中，不可以同时编程SEND作业和FETCH作业。

即：只要SEND作业(SFB 63)没有完全终止(DONE或ERROR)，就不能调用FETCH作业(SFB 64)(甚至在REQ=0的时候)。只要FETCH作业(SFB 64)没有完全终止(DONE或ERROR)，就不能调用SEND作业(SFB 63)(甚至在REQ=0的时候)。在处理一个主动作业(SEND作业、SFB 63或FETCH作业、SFB 64)时，同时可以处理一个被动作业(SERVE作业、SFB 65)。

14：可以将MICROMASTER 420到440作为组态轴(位置外部检测)和CPU 317T一起运行吗？

可以，但在动力和精度方面，对组态轴的要求差别非常大。在高要求情况下，伺服驱动SIMODRIVE 611U、MASTERDRIVES MC或SINAMICS S必须和CPU 317T一起运行。在低要求情况下，MICROMASTER系列也能满足动力和精度要求。

15：如何在已配置为DP从站的两个CPU模块间组态直接数据交换(节点间通信)？

两个CPU站配置为DP从站，而且由同一个DP主站*作，它们之间的通信通过配置交换模式为DX可以完成直接数据交换。

16：如何使用SFC65，SFC66，SFC67和 SFC68进行通信？

对于单向基本通信，使用系统功能 SFC67(X_GET)从一个被动站读取数据，使用系统功能SFC68(X_PUT)将数据写入一个被动站(服务器)。这些块只有在主动站中才调用。对于一个双向基本通信，调用站中的系统功能SFC65(X_SEND)，在该站中想将数据发送到另一个主动站。在同样为主动的主动接收站中，数据将通过系统功能SFC66(X_RCV)记录。

两种类型的基本通信中，每次块调用可以处理多 76字节的用户数据。对于S7-300 CPU，数据传送的数据一致性是 8个字节，对于S7-400 CPU则是全长。如果连接到S7-200，必须考虑到S7-200只能用作一个被动站。

17：什么是自由分配 I/O地址？

地址的自由分配意味着您可对每种模块(SM/FM/CP)自由的分配一个地址。地址分配在 STEP 7里进行。先定义起始地址，该模块的其它地址以它为基准。

自由分配地址的优点：因为模块之间没有地址间隙，就可以优化地使用可用地址空间。在创建标准软件时，分配地址过程中可以不考虑所涉及的 S7-300的组态。

18：诊断缓冲器能够干什么？

更快地识别故障源，因而提高系统的可用性。评估STOP之前的后**，并寻找引起STOP的原因。

诊断缓冲器是一个带有单个诊断条目的循环缓冲器，这些诊断条目显示在**发生序列中；第一个条目显示的是近发生的**。如果缓冲器已满，早发生的**就会被新的条目所覆盖。根据不同的CPU，诊断缓冲器的大小或者固定，或者可以通过HW Config中通过参数进行设置。

19：诊断缓冲器中的条目包括哪些？

1）故障**

2）*作模式转变以及其它对用户重要的*作**

3）用户定义的诊断**(用SFC52 WR_USMSG)

在*作模式STOP下，在诊断缓冲器中尽量少的存储**，以便用户能够很容易在缓冲器中找到引起STOP的原因。因此，只有当**要求用户产生一个响应(如计划系统内存复位，电池需要充电)或必须注册重要信息(如固件更新，站故障)时，才将条目存储在诊断缓冲器中。

20：如何确定MMC的大小以便完整地存储STEP 7项目？

为了给项目选择合适的MMC，需要了解整个项目的大小以及要加载块的大小。可以按照如下所述的方法来确定项目的大小：

1）首先归档STEP 7项目。然后在Windows资源浏览器中打开已归档项目，并确定其大小(选中该项目并右击)。这会告诉您归档文件的大小。

2）将块加载入CPU。现在仍然需要选择"PLC> Module Information> Memory"。在此，在" Load memory RAM+ EPROM"中，可以看到分配的加载内存的大小。

3）必须将该值和已经确定的归档项目的大小相加。这样就可以得出在一个MMC上保存整个项目所需的总内存的大小。

三、内存时存的好坏怎么看

内存参数CL、CAS、RCD、RP

一、CAS、RCD、RP是内存芯片的重要参数，它们表示内存工作的延迟时间，当延迟时间越短，其内存的工作效率就越高，其性能也就越好。

CAS：CAS Latency，列地址脉冲选通潜伏期（又可简称为CL）

RCD：RAS-to-CAS Delay，行寻址至列寻址延迟时间

RP：RAS Precharge Time，“行预充电时间”

二、

DDR400是JEDEC（Joint Electron Device Engineering Council：联合电子设备工程协会）承认高的DDR内存标准，而针对它以其工作时序参数划分了三个等级：

DDR400A级的CAS-RCD-RP工作参数规定为：2.5-3-3

DDR400B级的CAS-RCD-RP工作参数规定为：3-3-3

DDR400C级的CAS-RCD-RP工作参数规定为：3-4-4

三、

SPD（Serial Presence Detect）其实是一片EEPROM电可擦写可编程只读存储器，它一般处在内存条正面的右侧，里面记录了诸如内存的速度、容量、电压、行/列地址带宽等十分重要的参数信息。当计算机开机工作时的BIOS就会自动读取内存SPD中的记录信息，以获让内存运行在规定的工作频率上

内存负责向CPU提供运算所需的原始数据，而目前CPU运行速度超过内存数据传输速度很多，因此很多情况下CPU都需要等待内存提供数据，这就是常说的“CPU等待时间”。内存传输速度越慢，CPU等待时间就会越长，系统整体性能受到的影响就越大。因此，快速的内存是有效提升CPU效率和整机性能的关键之一。

在实际工作时，无论什么类型的内存，在数据被传输之前，传送方必须花费一定时间去等待传输请求的响应，通俗点说就是传输前传输双方必须要进行必要的通信，而这种就会造成传输的一定延迟时间。CL设置一定程度上反映出了该内存在CPU接到读取内存数据的指令后，到正式开始读取数据所需的等待时间。不难看出同频率的内存，CL设置低的更具有速度优势。

上面只是给大家建立一个基本的CL概念，而实际上内存延迟的基本因素绝对不止这些。内存延迟时间有个专门的术语叫“Latency”。要形象的了解延迟，我们不妨把内存当成一个存储着数据的数组，或者一个EXCEL表格，要确定每个数据的位置，每个数据都是以行和列编排序号来标示，在确定了行、列序号之后该数据就唯一了。内存工作时，在要读取或写入某数据，内存控制芯片会先把数据的列地址传送过去，这个RAS信号（Row Address Strobe，行地址信号）就被激活，而在转化到行数据前，需要经过几个执行周期，然后接下来CAS信号（Column Address Strobe，列地址信号）被激活。在RAS信号和CAS信号之间的几个执行周期就是RAS-to-CAS延迟时间。在CAS信号被执行之后同样也需要几个执行周期。此执行周期在使用标准PC133的SDRAM大约是2到3个周期；而DDR RAM则是4到5个周期。在DDR中，真正的CAS延迟时间则是2到2.5个执行周期。RAS-to-CAS的时间则视技术而定，大约是5到7个周期，这也是延迟的基本因素。

CL设置较低的内存具备更高的优势，这可以从总的延迟时间来表现。内存总的延迟时间有一个计算公式，总延迟时间=系统时钟周期×CL模式数+存取时间（tAC）。首先来了解一下存取时间（tAC）的概念，tAC是Access Time from CLK的缩写，是指大CAS延迟时的大数输入时钟，是以纳秒为单位的，与内存时钟周期是完全不同的概念，虽然都是以纳秒为单位。存取时间（tAC）代表着读取、写入的时间，而时钟频率则代表内存的速度。

举个例子来计算一下总延迟时间，比如一条DDR333内存其存取时间为6ns，其内存时钟周期为6ns（DDR内存时钟周期＝1X2/内存频率，DDR333内存频率为333，则可计算出其时钟周期为6ns）。我们在主板的BIOS中将其CL设置为2.5，则总的延迟时间＝6ns X2.5＋6ns＝21ns，而如果CL设置为2，那么总的延迟时间＝6ns X2＋6ns＝18 ns，就减少了3ns的时间。

从总的延迟时间来看，CL值的大小起到了很关键的作用。所以对系统要求高和喜欢超频的用户通常喜欢购买CL值较低的内存。目前各内存颗粒厂商除了从提高内存时钟频率来提高DDR的性能之外，已经考虑通过更进一步的降低CAS延迟时间来提高内存性能。不同类型内存的典型CL值并不相同，例如目前典型DDR的CL值为2.5或者2，而大部分DDR2 533的延迟参数都是4或者5，少量高端DDR2的CL值可以达到3。

不过，并不是说CL值越低性能就越好，因为其它的因素会影响这个数据。例如，新一代处理器的高速缓存较有效率，这表示处理器比较少地直接从内存读取数据。再者，列的数据会比较常被存取，所以RAS-to-CAS的发生几率也大，读取的时间也会增多。后，有时会发生同时读取大量数据的情形，在这种情形下，相邻的内存数据会一次被读取出来，CAS延迟时间只会发生一次。

选择购买内存时，好选择同样CL设置的内存，因为不同速度的内存混插在系统内，系统会以较慢的速度来运行，也就是当CL2.5和CL2的内存同时插在主机内，系统会自动让两条内存都工作在CL2.5状态，造成资源浪费。